fpga.love
EN App
知识库›AMD 社区问答速查›Vivado综合大型脉动阵列时崩溃如何解决

Vivado综合大型脉动阵列时崩溃如何解决

Vivado 报错与许可社区未闭环原帖 9 个回答 · 470 次浏览|器件：Vivado / Vivado HLS / ZCU104 (xczu7ev-ffvc1156-2-e)（错误码：exit code 1）

一句话结论：崩溃根因未确定，提问者仍在等待支持人员分析复现用例

现象

PE增至400时Vivado综合阶段崩溃，仅报exit code 1，无xsim.log

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpl1JSAQ/vivado-crashes-while-synthesizing-big-systolic-a

相关资料

route_design报10734信号拥塞未布通怎么办Vivado中传感器demosaic IP无法综合如何解决？Vivado 2020.2 打开 block design 时崩溃如何解决

相关标签：Vivado · HLS · synthesis · crash

就这个问题继续问 AI → ← 返回 AMD 社区问答速查