fpga.love
EN App
知识库›AMD 社区问答速查›Vivado实现时create_clock报12-1387警告如何解决

Vivado实现时create_clock报12-1387警告如何解决

Vivado 报错与许可已闭环原帖 9 个回答 · 500 次浏览|器件:ISE 14.4 / Vivado 2012.4(错误码:12-1387)

一句话结论:通过Edit Constraints set方式添加XDC使约束正确关联后问题解决

现象

运行implementation时出现critical warning [Vivado 12-1387] No valid object(s) found

根因

Vivado仍在用XPS工程的约束,而非Sources菜单中添加的修改后XDC文件,约束未正确关联到embedded source

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006hpZEASA2/vivado-constraints-implementation-createclock-cr

相关资料

route_design报10734信号拥塞未布通怎么办Vivado中传感器demosaic IP无法综合如何解决?Vivado 2020.2 打开 block design 时崩溃如何解决

相关标签:Vivado · XDC · create_clock · constraints

就这个问题继续问 AI → ← 返回 AMD 社区问答速查