fpga.love
EN App
知识库›AMD 社区问答速查›Vivado Block Design 无法保存设计

Vivado Block Design 无法保存设计

Block Design 与 IP Integrator已闭环原帖 9 个回答 · 903 次浏览|器件：Vivado 2015.4.2 / Windows 7 64bit

一句话结论：可用 write_bd_tcl 导出再重新导入作为临时规避方案

现象

save_bd_design 无输出无效果，文件未更新

根因

帖中未明确，回答称该问题在 Vivado 2016.1 起已修复

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpUwsSAE/vivado-block-design-severe-issue-cant-save-desig

相关资料

ARM Socrates生成的IPXACT文件无法被Vivado识别？自定义IP导致Vitis导出硬件工程构建失败？MIPI CSI-2 RX 的 Strobe 端口 ADVWIZIO-2 报错如何解决

相关标签：Vivado · Block Design · save_bd_design · write_bd_tcl

就这个问题继续问 AI → ← 返回 AMD 社区问答速查