Vitis 与 HLS已闭环原帖 7 个回答 · 586 次浏览|器件:Vivado 2020.2 / Vitis / xczu2cg-sfvc784-1-e
一句话结论:需升级到 Vivado 2022.2 或更新版本,并用 Example Design 环回验证
裸机向 mipi_csi2_tx 发送数据后,测量 MIPI lane 数据异常
MIPI CSI-2 TX IP 使用 HSSIO,受相关已知问题影响;2020.2 无可用补丁,需升级到 Vivado 2022.2 或更新版本
本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00008Id9exSAB/vivado-20202-xczu2cg-sfvc7841eblock-design-zynqv
该问题涉及的器件系列(点进去看同系列其他踩坑记录):
Zynq UltraScale+ / MPSoC →相关标签:MIPI CSI-2 TX · HSSIO · Vivado · Zynq UltraScale+
就这个问题继续问 AI → ← 返回 AMD 社区问答速查