Block Design 与 IP Integrator社区未闭环原帖 9 个回答 · 413 次浏览|器件:Vivado 2017.4 / Vivado HLS(错误码:DRC INBB-3)
一句话结论:单独实现 IP 无错,集成到 block design 后出现黑盒错误,根因未确定
HLS 生成的 IP 在 block design 中 opt_design 报黑盒错误,单独实现该 IP 无此错误
帖中未明确
本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006hphGqSAI/vivado-20174-ip-integrator-block-design-optdesig
这条帖子的错误码在词典里有独立词条,含现象、根因与可执行步骤:
相关标签:Vivado · HLS · opt_design · block_design
就这个问题继续问 AI → ← 返回 AMD 社区问答速查