fpga.love

EN App

知识库›AMD 社区问答速查›vai_c_xir编译DNANet报XCOM_TILING_FAIL错误

vai_c_xir编译DNANet报XCOM_TILING_FAIL错误

Vitis 与 HLS社区未闭环原帖 5 个回答 · 933 次浏览|器件：vitis-ai-cpu-2.0.0 / DPUCZDX8G / ZCU104（错误码：XCOM_TILING_FAIL）

一句话结论：缩小骨干网络channel size后编译通过，根因未确认

现象

量化正常，vai_c_xir编译时tiling报错并core dumped

根因

帖中未明确；用户怀疑cat前tensor shape超出cat链接规模，缩小channel size后编译通过

可尝试的处理步骤

使用vai_c_xir -x ./quantize_result/DNANet_int.xmodel -a /opt/vitis_ai/compiler/arch/DPUCZDX8G/ZCU104/arch.json -o ./quantize_result/ -n dnanet编译
逐段截断网络定位到某个cat()之前可编译
将骨干网络channelsize从[16 32 64 256]整体缩小四倍重新训练后编译通过

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E000073FuszSAC/%E4%BD%BF%E7%94%A8vitisai%E7%BC%96%E8%AF%91%E6%9

相关资料

该问题涉及的器件系列（点进去看同系列其他踩坑记录）：

Zynq UltraScale+ / MPSoC →

旧SDK项目导入Vitis 2020.2后build platform报makefile错误 Alveo SN1000 建立xclbin 报错找不到 vits_net_p4 IP Vitis 2024.1 调试 MicroBlaze 报错找不到 Hart 目标

相关标签：vitis-ai · vai_c_xir · DPUCZDX8G · XCOM_TILING_FAIL

就这个问题继续问 AI → ← 返回 AMD 社区问答速查