fpga.love

EN App

知识库›AMD 社区问答速查›Vitis-AI编译yolov3样例时Conv2D节点缺少输入报错

Vitis-AI编译yolov3样例时Conv2D节点缺少输入报错

ILA 在线调试已闭环原帖 9 个回答 · 483 次浏览|器件：Vitis-AI 1.3.441 / ZCU102

一句话结论：改用quantize_eval_model.pb并指定input_shape后可编译

现象

使用vai_c_tensorflow编译量化deploy_model.pb时解析模型报错

根因

帖中未明确

可尝试的处理步骤

将输入模型文件改为./quantized/quantize_eval_model.pb
使用arch.json路径/opt/vitis_ai/compiler/arch/DPUCZDX8G/ZCU102/arch.json
添加--options '{"input_shape": "1,416,416,3"}'
指定-n yolov3与--output_dir ./out/后重新执行vai_c_tensorflow

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpPyqSAE/vitisai-compilation-fails-on-sample-yolov3-due-t

相关资料

Vivado2015.2添加ILA后报DRC RTSTAT-6局部冲突 Vivado JTAG配置报错但FPGA编程成功 ISE中如何将启动时钟改为JTAG CLK？

相关标签：Vitis-AI · vai_c_tensorflow · yolov3 · quantize_eval_model

就这个问题继续问 AI → ← 返回 AMD 社区问答速查