fpga.love
EN App
知识库›AMD 社区问答速查›Vitis生成代码中换行符使用不一致(如FSBL)

Vitis生成代码中换行符使用不一致(如FSBL)

FSBL 与启动镜像社区未闭环原帖 9 个回答 · 531 次浏览|器件：Vitis Unified 2023.2 / Zynq UltraScale+ MPSoC Kria K26 SOM

一句话结论：帖中仅指出首个打印使用\n\r，未给出结论

现象

FSBL启动打印中换行符使用\n\r与\r\n不一致

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008J8BYeSAN/vitis-unified-inconsistent-use-of-newlines-in-ge

相关资料

FSBL_PPK_FAILURE_ERROR 是什么问题？BootROM执行期间500MHz限制何时可解除？pmu-firmware/fsbl-firmware do_configure 执行错误

相关标签：Vitis · FSBL · newline · ZynqMP

就这个问题继续问 AI → ← 返回 AMD 社区问答速查