fpga.love

EN App

知识库›AMD 社区问答速查›Vitis 2021.2 中 Makefile 报错如何解决

Vitis 2021.2 中 Makefile 报错如何解决

IP 打包与升级社区未闭环原帖 8 个回答 · 1.76K 次浏览|器件：Vitis 2021.2 / Windows

一句话结论：修改 makefile 未解决，问题待 AMD 修复，用户已通过 EZMove 上传工程

现象

Vitis 2021.2 构建平台时 Makefile 报错，修改 makefile 后问题依旧

根因

帖中未明确

可尝试的处理步骤

按 AR 75527 修改 Vitis 工作目录下 drivers 的 makefile 并重新导出 xsa
将 makefile 最后一行 rm -rf ${OBJECTS} ${ASSEMBLY_OBJECTS} 改为 rm -rf ${OUTS} 后重新构建

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00007DEplpSAD/vitis-20212-makefile-error-i-have-seen-this-prob

相关资料

Vivado 2022.1 添加 IP 仓库时挂起修改源码后打包IP未反映更改怎么办？Vitis统一IDE 2023.2无法从含自定义IP的XSA构建裸机应用

相关标签：Vitis · Makefile · Vivado · custom IP

就这个问题继续问 AI → ← 返回 AMD 社区问答速查