fpga.love

EN App

知识库›AMD 社区问答速查›Vitis 2021.1 构建 ZynqMP FSBL 报 xil_io.h 缺

Vitis 2021.1 构建 ZynqMP FSBL 报 xil_io.h 缺失

FSBL 与启动镜像社区未闭环原帖 9 个回答 · 1.96K 次浏览|器件：Vitis 2021.1 / ZynqMP / Windows 10

一句话结论：问题可复现，原因待查，暂无解决方法

现象

编译 psu_init.c 时报 fatal error: xil_io.h: No such file or directory

根因

帖中未明确；仅回复称可复现，疑似某个驱动 IP 未编译导致

可尝试的处理步骤

在 Vivado 中生成 *.xsa 文件
将 *.xsa 导入 Vitis 2021.1
创建工程并 build

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006iHqymSAC/vitis-20211-problem-in-build-fsbl-for-zynqmp

相关资料

FSBL_PPK_FAILURE_ERROR 是什么问题？BootROM执行期间500MHz限制何时可解除？pmu-firmware/fsbl-firmware do_configure 执行错误

相关标签：Vitis · FSBL · ZynqMP · xil_io.h

就这个问题继续问 AI → ← 返回 AMD 社区问答速查