fpga.love
EN App
知识库›AMD 社区问答速查›Vitis生成ZCU102平台报baremetal应用构建错误

Vitis生成ZCU102平台报baremetal应用构建错误

PCIe / XDMA已闭环原帖 9 个回答 · 466 次浏览|器件：Vitis 2024.1 / Vivado 2024.1 / ZCU102（错误码：UNDEFINED-ERROR_IN_BUILDING_BAREMETAL_APPLICATION）

一句话结论：在Zynq中启用IIC功能后问题解决

现象

Vivado导出XSA后在Vitis生成平台立即报错

根因

Zynq中未启用IIC功能，导致FSBL找不到IIC相关头文件

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5Pd00001eyYkOKAU/vitis-20211-for-zcu102-build-errorerror-in-gener

相关资料

Alveo U55C 在 Dell R750 Riser 1 插槽不稳定Vivado 2018.3 是否有 AR#72992 补丁？CPM4 NOC时钟无法连接到AXI NOC

相关标签：Vitis · ZCU102 · XSA · FSBL

就这个问题继续问 AI → ← 返回 AMD 社区问答速查