fpga.love
EN App
知识库›AMD 社区问答速查›能否为设计虚拟分配引脚并使用UART输入？

能否为设计虚拟分配引脚并使用UART输入？

封装与引脚约束社区未闭环原帖 9 个回答 · 338 次浏览|器件：genesys2 / Vivado

一句话结论：可用可综合testbench经Vivado debugger扩展IO，但带宽受JTAG限制

现象

设计有32输入32输出，genesys2引脚不足，无法分配

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00007G0Y6xSAF/virtual-pin-assignment-and-uart

相关资料

DFX动态pblock边界被工具调整导致HDPR-29报错LVDS_25输出端口在布局时报错如何解决XC7Z045FFG900的GTX bank与引脚分配错误

相关标签：virtual pin · UART · Vivado debugger · testbench

就这个问题继续问 AI → ← 返回 AMD 社区问答速查