fpga.love
EN App
知识库›AMD 社区问答速查›自定义IP中alias S_AXI_ACLK和S_AXI_ARESETN可以吗？

自定义IP中alias S_AXI_ACLK和S_AXI_ARESETN可以吗？

IP 打包与升级社区未闭环原帖 9 个回答 · 549 次浏览|器件：Vivado / AXI4-Lite / Zynq IPI

一句话结论：alias在Vivado中可用，可避免赋值引入delta延迟导致仿真时钟不一致

现象

用户想用VHDL alias简化AXI4-Lite信号名，担心综合与仿真是否有问题

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpUwuSAE/vhdl-is-it-ok-to-alias-saxiaclk-and-saxiaresetn-

相关资料

Vivado 2022.1 添加 IP 仓库时挂起修改源码后打包IP未反映更改怎么办？Vitis统一IDE 2023.2无法从含自定义IP的XSA构建裸机应用

相关标签：VHDL · alias · AXI4-Lite · Vivado

就这个问题继续问 AI → ← 返回 AMD 社区问答速查