fpga.love
EN App
知识库›AMD 社区问答速查›如何在Vivado中验证调试HDL coder自定义IP核

如何在Vivado中验证调试HDL coder自定义IP核

IP 打包与升级社区未闭环原帖 9 个回答 · 835 次浏览|器件：Vivado 2018.3 / Zynq-7000

一句话结论：IP核本身工作正常，但DMA传输与ILA触发问题未解决

现象

仿真中TREADY为X、输出TVALID为0，DMA无数据传入DDR

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpYh0SAE/validate-and-debug-matlabsimulink-hdl-coder-cust

相关资料

Vivado 2022.1 添加 IP 仓库时挂起修改源码后打包IP未反映更改怎么办？Vitis统一IDE 2023.2无法从含自定义IP的XSA构建裸机应用

相关标签：Vivado · AXI-Stream · DMA · ILA

就这个问题继续问 AI → ← 返回 AMD 社区问答速查