fpga.love
EN App
知识库›AMD 社区问答速查›ZCU102换用1/2.5G以太网子系统后GT时钟约束报错

ZCU102换用1/2.5G以太网子系统后GT时钟约束报错

板卡上电与硬件社区未闭环原帖 9 个回答 · 169 次浏览|器件:ZCU102 / Vivado(错误码:Vivado 12-1411)

一句话结论:官方建议参考ZCU102 PL以太网示例工程及其约束文件

现象

约束C8/C9时Vivado报无法为eth_gt_ref_clk_clk_p[0]找到有效bel

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D5KZ00000e7jj50AA/using-zcu102-eval-board-original-design-using-10

Vivado 报错词典解读

这条帖子的错误码在词典里有独立词条,含现象、根因与可执行步骤:

ERROR: [Vivado 12-1411]
Vitis 2020.2 中 LOC 约束无法放置 GTY 8 lane 收发器

相关资料

Vivado 找不到 basys3 板卡定义如何解决?Vivado 2021.2 为何不支持 Spartan-3?Zynq UltraScale+ MPSoC 自定义板 QSPI 启动卡在 ATF 输出

相关标签:ZCU102 · Ethernet · Vivado · constraints

就这个问题继续问 AI → ← 返回 AMD 社区问答速查