fpga.love
EN App
知识库›AMD 社区问答速查›如何在自定义IP中用IP参数条件化添加VHDL代码

如何在自定义IP中用IP参数条件化添加VHDL代码

IP 打包与升级社区未闭环原帖 9 个回答 · 346 次浏览|器件:Vivado / UG901

一句话结论:用GENERIC+if-generate或输出mux实现参数化条件逻辑

现象

想在IP定制对话框中用IP参数控制是否在输出加一级寄存器,但不知VHDL如何按参数条件编译

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00007FSU4ySAH/use-ip-parameter-to-conditionally-add-a-piece-of

相关资料

Vivado 2022.1 添加 IP 仓库时挂起修改源码后打包IP未反映更改怎么办?Vitis统一IDE 2023.2无法从含自定义IP的XSA构建裸机应用

相关标签:VHDL · IP_Parameter · generic · if-generate

就这个问题继续问 AI → ← 返回 AMD 社区问答速查