封装与引脚约束已闭环原帖 9 个回答 · 219 次浏览|器件：Vivado 2023.2
一句话结论：需在synthesis组以xdc、simulation/implementation组以tclSource同时添加该文件
打包IP后在顶层工程中非托管TCL约束文件不被识别，report_compile_order不列出
帖中未明确；用户尝试将文件同时加入synthesis组(file type xdc)与simulation/implementation组(file type tclSource)后顶层工程恢复工作
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5Pd000010IWXqKAO/unmanaged-tcl-constraint-file-and-ip-packager
相关标签：Vivado · IP_Packager · XDC · TCL
就这个问题继续问 AI → ← 返回 AMD 社区问答速查