以太网与网络社区未闭环原帖 5 个回答 · 155 次浏览|器件：UltraScale+ 100G Ethernet Subsystem IP
一句话结论：更换rx_clk时钟后环回数据仍不一致，原因帖中未给出
CMAC TX发送数据正确，PMA环回后CMAC接收数据与发送不一致
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5Pd000019sOjQKAU/ultrascale-100g-ethernet-subsystem-ippma%E7%8E%A
相关标签：UltraScale+ · 100G Ethernet · PMA loopback · CMAC
就这个问题继续问 AI → ← 返回 AMD 社区问答速查