fpga.love
EN App
知识库›AMD 社区问答速查›以太网与网络

以太网与网络 排障速查

MAC/PHY、lwip 与网络连通性。这里汇总社区中 16 条相关问答的中文要点,按原帖浏览量排序。

涉及错误码:BD 41-2168、IP_Flow 19-3554、Operation not supported、Shape Builder 18-119、[Synth 8-448]

AXI 1G/2.5G Ethernet IP 实现 RGMII 时 DRC PLOD-1 报错
错误源于器件 RGMII 实现的 PCB 设计规则,帖中未给出具体解决方案
RGMII · AXI-Ethernet · Vivado · DRC · Vivado / Vertex-7 XC7v585tffg1761-1 / AXI 1G/2.5G Ethernet subsystem / Marvel 88E1111 · DRC PLOD-1, Vivado 12-1411
gig_ethernet_pcs_pma 改 LVDS Async 模式报 clock_selection 错误
该报错在 2021.1 中消失,旧版本可忽略
gig_ethernet_pcs_pma · LVDS · SGMII · Vivado · Vivado 2019.1 / 2018.3 / 2021.1,xczu4cg-sfvc784-1-e · IP_Flow 19-3554
GTM以太网IP缺少rxoutclksel_in_0端口导致综合报错
属工具已知问题,等待2021.2.1修复;GTY IP不受影响
Vivado · GTM · Ethernet · Synth · Vivado 2021.1 / GTM 25G Ethernet IP · [Synth 8-448]
Vivado 2016.2 无法识别已安装的 Tri mode Ethernet MAC 许可证
问题未解决,最终需通过 Xinfo 报告进一步排查
Vivado · License · Tri-mode-Ethernet-MAC · XILINXD_LICENSE_FILE · Vivado 2016.2
XCZU7EV的USB3报PLL lock timeout怎么办?
原因未确认,有回答怀疑GT参考时钟输入问题
psgtr · usb3 · dwc3 · clock · linux-xlnx v2023.02 / XCZU7EV · -110
替换为Microchip PHY初始化后无法ping通板子
问题未解决,回答仅指出该帖为重复帖
FreeRTOS · lwIP · PHY · Microchip · FreeRTOS lwIP TCP Perf Server / xemacsif_physpeed.c
Verdi调用10G Ethernet Subsystem IP报错未定义
添加xxv_ethernet_v3_3_vl_rfs.sv后VCS编译通过,Verdi仍报未定义可能因文件加密
Verdi · VCS · Vivado · 10G Ethernet · Vivado 2020.2 / VCS R-2020.12 / Verdi Q-2020.03-SPI
ZYNQ同时用USB0和USB1时USB1无法配置为gadget ethernet
问题源于USB3320芯片无时钟输出,非设备树配置问题
ZYNQ · USB · Petalinux · USB3320 · Petalinux 2020.2 / ZYNQ XC7Z030 / USB3320 / Ubuntu 18.04
ZCU102 10G AXI Ethernet例程四端口iperf带宽不达标
四端口带宽受限疑与TX中断仅一个、CPU绑定有关,需进一步确认
ZCU102 · 10G Ethernet · iperf · CPU affinity · ZCU102 / 10G AXI Ethernet Checksum Offload Example Design
ISE 14.7虚拟机启动报Host-Only网卡错误
建议参考AR 70239并更新VirtualBox版本
ISE · VirtualBox · Windows · Installation · ISE 14.7 / Windows 10 64位 / VirtualBox · VERR_INTERNAL_ERROR / E_FAIL (0x80004005)
Vivado 2018.3 中 AXI Ethernet IP 运行 Block Automation 报 BD 41-2168 错误
2018.3 下该 IP 的 Block Automation 报错,根因未确定
Vivado · AXI Ethernet · Block Automation · BD 41-2168 · Vivado 2018.3 / xc7z020clg484-1 / axi_ethernet 7.1 · BD 41-2168
ZYNQ Z7045上无法修改以太网Ring参数
改用Petalinux v2020.2的MACB驱动后即可修改以太网缓冲区设置
ZYNQ · ethtool · XEMACPS · Petalinux · ZYNQ XCZ7045 FFG676 / Ubuntu 20.04 LTS armhf / Petalinux · Operation not supported
ZCU102 10G以太网示例在uboot/FSBL阶段挂起
10G示例的Zynq配置导出有误导致启动挂起,需修正Zynq预设后重新构建
ZCU102 · PetaLinux · uboot · 10G-Ethernet · ZCU102 rev1.1 / PetaLinux 2019.1、2019.2 / Vivado 2019.2
AXI EthernetLite 在 Vitis 中 lwIP 应用创建失败
问题已复现,疑似 lwIP 与 emaclite 回归,等待确认是否为 bug
lwIP · AXI EthernetLite · Vitis · MicroBlaze · Arty A7 (XC7A35TICSG324-1L) / Vivado / Vitis / lwIP / AXI EthernetLite
lwIP Echo Server自协商耗时过长,疑似FreeRTOS定时器问题
问题疑似与sleep()实现相关,但帖中未给出最终解决方案
lwIP · FreeRTOS · MicroBlaze · sleep · Vivado/Vitis 2020.1 / Ubuntu 16.04.7 / MicroBlaze / FreeRTOS
Shape Builder 18-119 因 IO 约束冲突报错如何解决
冲突的 IO 约束导致 shape 内实例重叠,修正约束后解决
ShapeBuilder · IOConstraint · 7Series · Ethernet · 7-Series 器件 · Shape Builder 18-119

只做要点整理、非原文转载;帖中没给出结论的标注「社区未闭环」,技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查(1191 条)