fpga.love
EN App
知识库›AMD 社区问答速查›FSBL 与启动镜像

FSBL 与启动镜像 排障速查

FSBL、boot.bin 与启动镜像制作。这里汇总社区中 63 条相关问答的中文要点，按原帖浏览量排序。

涉及错误码：Cannot read file - zynq_fsbl.elf、Common 17-161 / Hsi 55-1545、Common 17-673、FSBL_PPK_FAILURE_ERROR / 0x600C、Labtools 27-3342、PMU_SERV_ERR_FLAG、XFSBL_ERROR_ADDRESS: FFFC0000、XFSBL_ERROR_IHT_CHECKSUM、XFSBL_ERROR_SYSTEM_WDT_RESET、cp_kernel2ram not defined、fatal error: xcsi.h: No such file or directory、invalid handoff structure at fffe9e00

按UG1186配置OpenAMP后Zybo启动失败
调整预留内存地址避开冲突后启动恢复正常
OpenAMP · Zynq · device-tree · U-Boot · Zybo 7010 / PetaLinux 2021.2 / UG1186
启用加密后FSBL加载失败，安全启动无法完成
帖中未给出根因，仅建议开启FSBL调试并读取JTAG错误状态寄存器
ZynqMP · secure boot · FSBL · PUF · ZynqMP / UG-1209 v2019.1
Vivado FSBL 启动后 SD 卡只读报错如何解决
WP 经 EMIO 接高电平后 SD 卡只读错误消失，根因未明
FSBL · SDIO · QSPI · Vivado · Vivado/Vitis FSBL，Zynq，SDIO1 over MIO · 8
HTG_ZRF16_49DR板用Petalinux生成的BOOT.BIN无法启动
仅2020.1版zcu216 BSP可启动该ES样片板卡
BOOT.BIN · Petalinux · ZCU216 · ES1 · HTG_ZRF16_49DR / xczu49dr-ffvf1760-2-e-es1 / Petalinux 2020.1-2021.2
用SDK生成FSBL时报xuartps_hw.h找不到
提问者用SDK建FSBL工程仍报同样错误，帖中无最终解决方案
FSBL · SDK · Zynq · xuartps_hw.h · SDK / Zynq ps7_cortexa9_0 · [Hsi 55-1590] [Hsi 55-1438] [Common 17-39]
加入QT5后image.ub变大导致启动失败怎么办
大rootfs不建议用image.ub，可改用SD卡ext4分区作rootfs
petalinux · qt5 · image.ub · zcu102 · PetaLinux 2016.4 / ZCU102 (XCZU9EG)
Zynq 7035 PS DDR3L 初始化失败如何排查
DDR 初始化失败原因未定位，需提供 dram_test 运行日志
Zynq · DDR3L · FSBL · DDR_INIT_FAIL · Zynq 7035 / PS DDR3L 1GB / Vitis / FSBL · 0xA007
E310 FPGA工程IP核锁定致Wrapper与FSBL失败
换用Vivado 2019.1+UHD 4.2.0.0解决IP锁定与Wrapper问题，FSBL问题仍存在
Vivado · IP_Lock · FSBL · USRP_E310 · Vivado 2018.3 / USRP E310 / UHD V3.15.0.0
擦除flash文件系统分区后kernel为何起不来
擦除文件系统分区后kernel无法启动，根因帖中未明确
zynq · qspi · flash · petalinux · Petalinux 2021.1 / Zynq-7000 / w25q256
xczu1cg自定义板FSBL启动失败且DDR识别错误
电源时序问题已修复使能编程，但FSBL打印异常与DDR误识别为DDR3仍未解决
FSBL · PMU_SERV_ERR_FLAG · DDR · Vitis · xczu1cg-sbva484-1-e自定义板 / Vitis / Vivado · PMU_SERV_ERR_FLAG
pmu-firmware/fsbl-firmware do_configure 执行错误
问题疑似与设计相关，根因尚未确认
petalinux · pmu-firmware · fsbl · zynqmp · Petalinux 2024.2 / Vivado 2024.2 / ZynqMP / RFSoC VCU216
PetaLinux镜像上板启动报cp_kernel2ram未定义
在petalinux-config中将boot image的存储介质正确配置为SD卡即可解决
PetaLinux · ZynqMP · U-Boot · boot · xczu5ev-sfvc784-1-i / PetaLinux 2018.3 / U-Boot 2018.01 · cp_kernel2ram not defined
Vitis运行Hello World报FSBL退出状态检测失败
启用symbol server后仍超时，问题未解决
Vitis · FSBL · JTAG · timeout · AXU3EGB / Vitis 2025.1 / Digilent JTAG-HS1 · Failed to detect FSBL exit status using symbol: XFsbl_Exit
如何解决bootgen对PUF加密镜像生成的变更以兼容2021.1前熔断的器件？
建议升级到2021.2或更新版本尝试，根因未确认
bootgen · PUF · encrypted image · ZUS+ · bootgen 2021.1 / ZUS+ · [ERROR] : The PUF shutter value specified in the BIF file indicates that the Global Variation Filter was not enabled during PUF registration/provisioning.
ZYNQMP滚动密钥加密时PMU固件超出允许大小
FSBL采用16K块大小滚动密钥可正常启动；仅含PMU分区时才有此问题
bootgen · ZynqMP · rolling key · PMUFW · ZynqMP / zcu104 / xczu7eg / bootgen · [ERROR] : Total PMU Firmware size 158KB > maximum allowable size (128KB)
zynq_fsbl模板无效且BSP缺少xilffs/xilrsa怎么办？
需在BSP中启用xilffs和xilrsa；启动失败原因未定论
zynq_fsbl · BSP · xilffs · xilrsa · Zynq7020 / Vitis2024.1
ZynqMP Bootgen 分阶段加密镜像解密失败
分阶段加密镜像解密失败原因未确定，疑为 bootgen 问题
bootgen · encryption · zynqmp · bootimage · ZynqMP / bootgen
IBERT PS-GTR流程报错无法检测ELF文件
移除SD卡后FSBL被识别，串行链路均报告Locked
IBERT · PS-GTR · FSBL · UG936 · Vivado 2023.2 / Zynq UltraScale+ MPSoC 3CG 自定义板 · Labtools 27-3342
PetaLinux 2025.2 构建 FSBL 和 PMU 固件失败
该问题已在 Git 仓库中修复，更新后构建正常
PetaLinux · DisplayPort · FSBL · PMU · PetaLinux 2025.2
Zynq RSA认证SPK Signature校验失败如何解决
需在bif中正确提供spksignature，具体生成方法帖中未明确
Zynq · RSA · Secure Boot · FSBL · Zynq · 0xA00C
XAPP1078 AMP FSBL 在 Vivado2016.4 报 xget_processor_name 错误
建议使用 XAPP 支持的对应工具版本，且现无需自定义 FSBL
XAPP1078 · FSBL · AMP · Vivado · Vivado/SDK 2016.4 / Zynq · invalid command name "xget_processor_name"
XAPP1078创建FSBL_AMP报xget_processor_name错误
多位用户在不同版本复现该错误，帖中未给出解决方案
XAPP1078 · FSBL · AMP · Zynq · Vivado 2018.2/17.2/14.4, SDK 2015.4, Zynq ZC702 · invalid command name "xget_processor_name"
ZCU-216 JTAG下载时FSBL退出断点报错
删除并重建硬件平台（勾选lwIP）后问题解决
FSBL · JTAG · ZCU216 · Vitis · Vitis 2020.2 / ZCU-216
Zynq US+ RFSoC 有无内部非易失存储器存 FSBL？
FPGA 无内部用户 NVM；回退与多启动流程参见 UG1137
Zynq UltraScale+ · RFSoC · FSBL · Boot · Zynq UltraScale+ RFSoC
SDK构建FSBL报__ctype_b_loc未定义引用
帖中仅有提问和重复内容，未给出原因或解决方案
FSBL · XAPP1333 · SDK · Zynq UltraScale+ · Xilinx SDK / Zynq UltraScale+ RFSoC ZCU 1285 · undefined reference to '__ctype_b_loc'
XAZU3EG MPSOC 运行 hello world 时 FSBL 退出断点未命中超时
问题未解决，仍在寻求调试方向
FSBL · MPSOC · DDR · breakpoint · XAZU3EG MPSOC / MT40A1G16KH-062E
HSM模式下bootgen加密uboot/atf/image.ub后ZynqMP无法启动
帖中未给出HSM模式加密uboot/atf/image.ub的可行方法或结论
bootgen · HSM · ZynqMP · encryption · Zynq UltraScale+ MPSoC / bootgen / HSM模式
7K75T SPIx4升级软件烧写flash后无法启动
SPIx4下升级软件烧写flash后启动失败，根因未确定
SPIx4 · flash · 7series · configuration · xc7a75t / s25fl64I
SD卡启动加载PL后FSBL循环复位怎么办？
问题未解决，仅提出PL硬件复位、EMI或DMA寻址等猜测
FSBL · PL · SD boot · reset · 自定义板卡 / SD卡启动 / BOOT.bin
BootROM执行期间500MHz限制何时可解除？
BootROM执行完毕移交控制权后才可改变频率
BootROM · UG585 · PLL · FSBL
Vitis 2020.2 中 xsct 命令序列导致 FSBL BSP 编译选项错误
帖中未给出根因或解决方案
Vitis · xsct · FSBL · BSP · Vitis 2020.2
FSBL向BL31交接失败报invalid handoff结构
合并.bd文件可解决部分交接问题，但2023.2下错误仍可能复现
FSBL · BL31 · handoff · ZynqMP · Zynq MP / ZCU208 / 2023.2 · invalid handoff structure at fffe9e00
Petalinux 构建 FSBL 编译报错而 Vitis 正常？
提问者未给出根因，回答者建议改用 -D 编译选项而非补丁
FSBL · Petalinux · Vitis · ZCU104 · ZCU104 / Xilinx 2024.1 / Petalinux / Vitis
如何让FSBL和PMU BSP不使用gem3？
按隔离配置排除GEM3后，PMUFW与FSBL可正常构建
FSBL · PMUFW · device-tree · Vitis · Vitis 2026.1 / ZCU102
Vitis升级2023.2后FSBL报DDR_INIT_FAIL
根因未确定，需用DRAM测试进一步排查
Vitis · FSBL · DDR_INIT_FAIL · zc702 · Vitis 2023.2 / zc702 · DDR_INIT_FAIL, FSBL Status = 0xA007
Vitis Unified 2023.2 生成的FSBL无法在SD卡启动
两种工具链生成的FSBL存在差异，需对比编译配置与ELF文件排查
Vitis · FSBL · SD boot · ZU2EG · Vitis Unified 2023.2 / Vitis Classic / ZU2EG(正点原子)
ZynqMP FSBL后加载A53裸机应用PC跳0x0
问题最终由发帖人自行定位，但未说明具体根因
ZynqMP · A53 · baremetal · FSBL · Zynq UltraScale+ MPSoC / A53裸机 / FSBL
Vitis 2025.2 中 FSBL 目标为 R5 时烧写 Flash 失败
改用 A53 目标的 FSBL 可绕过该回归问题
Vitis · FSBL · R5 · Program Flash · Vitis 2025.2 / Zynq UltraScale+ / ZCU-104 Rev 1.0
ZCU216示例设计在Vivado 2024.2重建后FSBL因DDR失败
问题未解决，需按PS DDR调试指南收集寄存器转储进一步排查
ZCU216 · FSBL · DDR · Vivado · Vivado 2024.2 / ZCU216
FLASH启动时BOOTROM是否校验FSBL完整性
FSBL的checksum似乎未生成，BOOTROM无对应错误码可报
ZynqMP · BOOTROM · FSBL · checksum · ZynqMP
ZCU102启动时INIT_B与PS_ERR_OUT红灯且FSBL看门狗复位如何排查
帖中仅描述现象与日志，未给出根因或解决方案
ZCU102 · FSBL · watchdog · boot · ZCU102 · XFSBL_ERROR_SYSTEM_WDT_RESET
Petalinux构建PMU固件时找不到xcsi.h
加入视频处理子系统后PMU固件构建失败，根因未确认
Petalinux · PMUFW · XSA · MIPI-CSI2 · Petalinux 2023.2 / ZynqMP · fatal error: xcsi.h: No such file or directory
PS DDR3L故障时能否用PL侧DDR3L辅助QSPI启动？
帖中仅提及多级启动思路，未给出具体配置方法
QSPI boot · FSBL · PL DDR3L · multi-boot · XCZU3CG
ZCU102上U-Boot无法检测第二片QSPI Flash
预编译PetaLinux 2023.2的U-Boot在ZCU102上无法探测第二片QSPI Flash，帖中未给出结论
U-Boot · QSPI · ZCU102 · PetaLinux · PetaLinux 2023.2 / U-Boot 2023.01 / ZCU102 Rev1.1 · -19
FSBL_PPK_FAILURE_ERROR 是什么问题？
BOOTROM 验证 FSBL PPK 失败，根因尚未确定
Zynq · BootROM · FSBL · eFUSE · ZYNQ 7Z020 · FSBL_PPK_FAILURE_ERROR / 0x600C
MDM 3.2 IP仿真启动失败如何解决？
C_M_AXI_ADDR_WIDTH与C_ADDR_SIZE位宽不匹配导致展开失败
Vivado · MicroBlaze · XSim · MDM · Vivado 2026.1 / xcu250-figd2104-2L-e / XSim · VRFC 10-666; XSIM 43-3321; USF-XSim-62; Vivado 12-4473; Common 17-39
PMUFW 2022.2 二进制导致 FSBL 初始化 PMU 失败
更换 PMUFW 版本后问题依旧，根因未确定
PMUFW · FSBL · IPI · ZynqMP · Zynq UltraScale+ MPSoC / PMUFW 2022.2 / bootgen 2022.1
启用DDR ECC的XSA在Vitis中FSBL失败怎么办
问题未解决，提问者暂搁置，等待后续再排查
DDR ECC · XSA · FSBL · Vitis · Vitis / XSA / FSBL
Zynq7020高温后从Flash启动FSBL失败
多块板高温后Flash启动卡在DMA Done，根因未定位，需排查电源时钟复位
Zynq7020 · FSBL · PCAP · FlashBoot · Zynq7020
Zynq 7000 部分板卡 QSPI/JTAG 启动时 DDR Init 失败
问题仅出现在部分板卡，根因未确认，等待新版本板卡验证
Zynq7000 · DDR · FSBL · Boot · Zynq 7000 xc7z007s
远程升级中FSBL出错如何可靠回退golden boot？
帖中未给出可行方案或结论
golden boot · FSBL · watchdog · remote upgrade · ug585
Versal板卡更换PDI时如何避免重跑Petalinux
建议用OSL flow生成device tree以支持不同PDI
Versal · Petalinux · boot.bin · device-tree · Versal
ZCU102启动卡在FSBL提示如何排查
需用DEBUG版FSBL并读寄存器定位，根因尚未确认
ZCU102 · FSBL · boot · DRAM · ZCU102 / Zynq MP FSBL 2023.2、2018.3
ZCU102基础PS工程FSBL断点等待超时报错
帖中仅给出调试与规避建议，未确认根因
FSBL · ZCU102 · debug · environment-variable · ZCU102 / FSBL
下载fsbl.elf时报内存写错误如何解决？
需排查工程占用、开关设置及FSBL问题，根因未确认
fsbl · ZCU106 · Vitis · DDR · Vitis / ZCU106 · Memory write error at 0xFFFC0000. Cannot read sctlr_el3. Cannot read r0.
PetaLinux 2023.2 构建 Zynq7000 FSBL 报错
需在 petalinuxbsp.conf 和 system-user.dtsi 中指定 axi_uart16550_0 为控制台
PetaLinux · FSBL · Zynq7000 · UART · PetaLinux Tools 2023.2 / Vitis 2023.1 / Zynq7000 · Common 17-673
QSPI启动时FSBL报IHT校验和错误怎么办？
配置不匹配或工具版本不支持flash芯片导致IHT校验失败
QSPI · FSBL · ZynqMP · Boot · Zynq MP XCZU4EV / Vitis2020.2 / Vivado2020.2 · XFSBL_ERROR_IHT_CHECKSUM
Vitis编译Zynq Linux应用报错找不到zynq_fsbl.elf
可单独build application规避，或用bootgen命令自行生成
Vitis · Zynq · bootgen · FSBL · Vitis / Zynq · Cannot read file - zynq_fsbl.elf
ZynqMP上如何仅复位RPU0使FSBL重启
单核复位RPU0重启FSBL未成功，RPU0停在0xFFFF_0004自循环，帖中未给出最终解决方案
ZynqMP · RPU · XilPM · FSBL · Zynq UltraScale+ / RPU0 / RPU1 / XilPM
ZynqMP FSBL关闭调试标志后启动卡死
调试标志关闭后启动卡死原因未确定，需结合JTAG错误状态进一步排查
ZynqMP · FSBL · Xilinx SDK · boot hang · Xilinx SDK 2018.3 / Zynq UltraScale+ SoC / 自定义无DDR板 · 4004
Kria KD240 无法启动 JTAG 调试，FSBL 退出断点超时
KD240 默认面向 Linux 开发，传统 JTAG 调试需硬选 JTAG 启动模式，帖中未给出最终解决结论
Kria KD240 · JTAG · FSBL · Vitis · Kria KD240 / Vitis 2023.2 或 2024.1
创建 zynqmp_fsbl 应用时 BSP 创建失败
中断接口未正确定义为中断可能导致该 BSP 创建失败
Vitis · ZynqMP · FSBL · interrupt · Vivado/Vitis 2020.2 / Ubuntu 20.04.2 / Zynq UltraScale+ XAZU4EV · Common 17-161 / Hsi 55-1545
ZU9CG无法烧写QSPI/EMMC且SD卡启动FSBL报错
提问者建议调整DRAMTEST链接地址，QSPI/EMMC烧写问题仍在处理中
ZU9CG · FSBL · QSPI · EMMC · ZU9CG / Vitis · XFSBL_ERROR_ADDRESS: FFFC0000

只做要点整理、非原文转载；帖中没给出结论的标注「社区未闭环」，技术细节以原帖与 AMD 官方文档为准。

← 返回 AMD 社区问答速查（1191 条）