fpga.love
EN App
知识库›AMD 社区问答速查›代码有寄存器仍报Timing Loop如何解决

代码有寄存器仍报Timing Loop如何解决

时序与实现社区未闭环原帖 8 个回答 · 1.48K 次浏览|器件:Vivado(错误码:LUTLP-1)

一句话结论:需修改代码消除LUT组合环,object名需到网表确认

现象

代码回路中有寄存器但仍报Timing Loop,约束中object找不到

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00007H74lgSAB/timing-loop%E9%94%99%E8%AF%AF%E7%9C%8B%E4%BA%86%

相关资料

ISE 14.7 MAP报错place:543资源未满却无法布局xocc双时钟内核时序不满足导致自动降频失败Spartan-6 LX9 MCB_DDR3_rzq 的 LOC 约束 K7 无效报错

相关标签:TimingLoop · LUTLP-1 · Vivado · combinatorial loop

就这个问题继续问 AI → ← 返回 AMD 社区问答速查