fpga.love
EN App
知识库›AMD 社区问答速查›SDI直通设计中AXI4-Stream转原生视频的时序问题

SDI直通设计中AXI4-Stream转原生视频的时序问题

时序与实现社区未闭环原帖 9 个回答 · 166 次浏览|器件:SDI RX SS / SDI TX SS / AXI4S to Video / Video Timing Controller

一句话结论:疑似异步时钟域问题,需确认AXI4S to Video是否使用独立时钟模式

现象

将AXI4S to Video与VTC移出SDI TX SS后出现时序违例

根因

帖中未明确,回复仅建议检查是否为异步时钟域及是否使用独立时钟模式

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U000091Txl3SAC/timing-issues-in-sdi-passthrough-design-axi4stre

相关资料

ISE 14.7 MAP报错place:543资源未满却无法布局xocc双时钟内核时序不满足导致自动降频失败Spartan-6 LX9 MCB_DDR3_rzq 的 LOC 约束 K7 无效报错

相关标签:SDI · AXI4-Stream · timing · clock-domain

就这个问题继续问 AI → ← 返回 AMD 社区问答速查