时序与实现社区未闭环原帖 9 个回答 · 1.05K 次浏览|器件：Vivado 2018.3 / Zynq UltraScale+ MPSoC 4CG
一句话结论：可通过set_multicycle_path约束规避该跨时钟路径时序失败
Implementation后报Timing Failed，问题在Inter_clock paths Setup Time
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpl2PSAQ/timing-failure-after-implementation-in-intercloc
相关标签：Vivado · Timing · Inter-clock · RGMII
就这个问题继续问 AI → ← 返回 AMD 社区问答速查