时序与实现社区未闭环原帖 9 个回答 · 270 次浏览|器件：Virtex-5
一句话结论：应先修复setup时序违例再使用bit文件
3块相同Virtex-5中1块数据输出不正确，其余2块正常
帖中未明确；仅指出存在28个setup时序违例，且不同板卡噪声与PVT条件可能不同
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpcIPSAY/timing-errors-firmware-working-for-some-fpga-and
相关标签：timing · setup violation · Virtex-5 · bitfile
就这个问题继续问 AI → ← 返回 AMD 社区问答速查