DMA 传输社区未闭环原帖 9 个回答 · 425 次浏览|器件:Vitis/Vivado 2020.1 / Zynq UltraScale+ ZU7EV / Trenz Electronic
一句话结论:建议先查时序约束,再用ILA调试VDMA
VDMA写通道应用启动后不工作,寄存器读访问正常,I2C正常
帖中未明确
本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006hpNgPSAU/the-xilinx-axi-vdma-ip-core-63-suddenly-stops-wo
相关标签:AXI VDMA · Zynq UltraScale+ · ILA · timing
就这个问题继续问 AI → ← 返回 AMD 社区问答速查