fpga.love
EN App
知识库›AMD 社区问答速查›时序约束全满足却报时序失败关键警告

时序约束全满足却报时序失败关键警告

时序与实现社区未闭环原帖 9 个回答 · 2.58K 次浏览|器件:Vivado 2019.2 / Windows 10 Pro 1909(错误码:35-39)

一句话结论:日志与GUI时序值一致,警告成因未确定

现象

Vivado实现后报时序失败Critical Warning,但时序摘要显示所有用户约束均满足

根因

帖中未明确;仅推测post-route phys_opt阶段已修复时序违例

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006hpM3uSAE/the-design-failed-to-meet-timing-requirements-bu

相关资料

ISE 14.7 MAP报错place:543资源未满却无法布局xocc双时钟内核时序不满足导致自动降频失败Spartan-6 LX9 MCB_DDR3_rzq 的 LOC 约束 K7 无效报错

相关标签:Vivado · timing · phys_opt · critical_warning

就这个问题继续问 AI → ← 返回 AMD 社区问答速查