封装与引脚约束已闭环原帖 9 个回答 · 876 次浏览|器件：Vivado（错误码：Vivado 12-4775）
一句话结论：7系列器件无法将pblock限制为1个slice，最小为2个slice
resize_pblock指定单个SLICE时触发Vivado 12-4775警告，pblock被扩展到tile边界即2个slice
pblock范围的网格单位是tile；7系列器件一个tile含2个slice，故pblock最小范围为2个slice
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpYTlSAM/tcl-resizepblock-to-constrain-exact-1-slice-boun
相关标签：pblock · resize_pblock · Vivado · 7series
就这个问题继续问 AI → ← 返回 AMD 社区问答速查