封装与引脚约束社区未闭环原帖 9 个回答 · 1.31K 次浏览|器件：Vivado 2014.2 / Zynq ZC702（错误码：DRC 23-20 / IOSTDTYPE-1）
一句话结论：检查时钟约束并改用 IBUFGDS 处理差分时钟输入
DRC 报 systemClockN 为单端但 IOStandard 为 LVDS_25（仅支持差分）
帖中未明确（回答指向时钟源约束不正确，并建议用 IBUFGDS 而非 IBUFDS）
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpsFKSAY/systemclockp-is-a-single-ended-but-iostandard-is
相关标签：LVDS_25 · IBUFGDS · IOSTDTYPE-1 · ZC702
就这个问题继续问 AI → ← 返回 AMD 社区问答速查