封装与引脚约束已闭环原帖 9 个回答 · 369 次浏览|器件：xczu4ev
一句话结论：差分对极性不能直接交换，需IP极性反转选项或LUT反相实现
PCB布局时有意交换了差分对的P/N极性，想在FPGA内换回但HDL交换与XDC分配均受限
差分IO缓冲器极性固定，不能仅交换HDL信号名或仅交换引脚分配，需在IO缓冲与逻辑间加LUT反相或由IP提供极性反转选项
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5Pd00001OVYCcKAP/swap-the-differential-pair-signal-during-pin-ass
相关标签：differential_pair · pin_assignment · polarity_inversion · XDC
就这个问题继续问 AI → ← 返回 AMD 社区问答速查