封装与引脚约束已闭环原帖 8 个回答 · 362 次浏览|器件：原帖未注明
一句话结论：回答称两者均可实现，pblock仅将逻辑限制在FPGA特定区域
用户询问能否从pblock提取net（信号），并用这些信号生成saif文件
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpae5SAA/specific-net-signals-at-pblock
相关标签：pblock · saif · net · FPGA
就这个问题继续问 AI → ← 返回 AMD 社区问答速查