fpga.love
EN App
知识库›AMD 社区问答速查›子模块IP仿真时在Hierarchy视图中显示问号

子模块IP仿真时在Hierarchy视图中显示问号

IP 打包与升级已闭环原帖 9 个回答 · 446 次浏览|器件:Vivado 2018.2.2

一句话结论:提问者称通过AR# 71710修复了该问题

现象

design_1的子模块在Hierarchy树中显示为"?",仿真时无实例化

根因

帖中未明确(提问者最终称是AR# 71710所述问题,但未说明具体根因)

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006hpn3CSAQ/simulating-sub-block-ip-but-not-recognized-on-so

相关资料

Vivado 2022.1 添加 IP 仓库时挂起修改源码后打包IP未反映更改怎么办?Vitis统一IDE 2023.2无法从含自定义IP的XSA构建裸机应用

相关标签:Vivado · simulation · hierarchy · IP

就这个问题继续问 AI → ← 返回 AMD 社区问答速查