fpga.love
EN App
知识库›AMD 社区问答速查›自定义IP中RTL模块未在顶层工程实例化

自定义IP中RTL模块未在顶层工程实例化

IP 打包与升级已闭环原帖 9 个回答 · 393 次浏览|器件:Vivado

一句话结论:手动附加未打包文件并重新打包IP后问题解决

现象

主工程Block Design中生成输出产物后,自定义IP内的RTL模块未被实例化,文件缺失且层级上移

根因

IP打包器未打包全部IP工程文件,需手动附加文件后重新打包

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00007G0hEVSAZ/rtl-module-from-custom-ip-block-design-issue

相关资料

Vivado 2022.1 添加 IP 仓库时挂起修改源码后打包IP未反映更改怎么办?Vitis统一IDE 2023.2无法从含自定义IP的XSA构建裸机应用

相关标签:Vivado · IP_Packaging · Block_Design · RTL

就这个问题继续问 AI → ← 返回 AMD 社区问答速查