fpga.love
EN App
知识库›AMD 社区问答速查›ZU17EG上MIPI CSI-2 RX固定引脚布局无法布局怎么办

ZU17EG上MIPI CSI-2 RX固定引脚布局无法布局怎么办

Block Design 与 IP Integrator社区未闭环原帖 9 个回答 · 431 次浏览|器件：Vivado 2023.2 / Zynq UltraScale+ ZU17EG / Trenz TE0865（错误码：Place 30-687）

一句话结论：引脚布局受硅片固定I/O到BITSLICE耦合限制，需按设计规则规划

现象

实现阶段布局失败，报Place 30-687，RX_BS[0]原生bitslice无法与关联I/O一起布局

根因

帖中未明确；回答指出引脚跨越byte group边界，原生bitslice与I/O耦合规则及BITSLICE_CONTROL域固定导致无法布局

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5Pd00001WHkl3KAD/recourse-for-making-fixed-mipi-csi2-rx-pinout-pl

Vivado 报错词典解读

这条帖子的错误码在词典里有独立词条，含现象、根因与可执行步骤：

ERROR: [Place 30-687]
ZCU102 上 MIPI RX Subsystem 布局报错

相关资料

ARM Socrates生成的IPXACT文件无法被Vivado识别？自定义IP导致Vitis导出硬件工程构建失败？MIPI CSI-2 RX 的 Strobe 端口 ADVWIZIO-2 报错如何解决

相关标签：MIPI CSI-2 · Place 30-687 · BITSLICE · ZU17EG

就这个问题继续问 AI → ← 返回 AMD 社区问答速查