封装与引脚约束社区未闭环原帖 9 个回答 · 313 次浏览|器件：Vivado 2017.3 / ZCU102
一句话结论：帖中仅指向UG1118第16-18页，未给出明确结论
打包IP后不确定约束文件应加在sub_prj还是bd_prj工程
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpmXYSAY/question-about-the-location-of-the-timing-constr
相关标签：Vivado · timing constraint · IP packaging · UG1118
就这个问题继续问 AI → ← 返回 AMD 社区问答速查