DMA 传输社区未闭环原帖 9 个回答 · 432 次浏览|器件：VU9P / QDMA
一句话结论：问题未解决，仅请求分享post-route DCP与QDMA的.xci文件
20%利用率设计即出现严重时序违例，集中在AXI Lite接口，WNS可达-2ns
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpteCSAQ/qdma-timing-failures-for-even-moderate-designs-w
相关标签：QDMA · VU9P · timing · AXI Lite
就这个问题继续问 AI → ← 返回 AMD 社区问答速查