fpga.love
EN App
知识库›AMD 社区问答速查›Versal VP1702 x4 DDR交织下QDMA MM访问超时

Versal VP1702 x4 DDR交织下QDMA MM访问超时

DMA 传输已闭环原帖 9 个回答 · 388 次浏览|器件：Versal VP1702 / CPM5 PCIe QDMA MM

一句话结论：提问者称已解决全部问题并实现最高1TB内存访问

现象

启用x4交织后QDMA MM访问不完成，cidx不更新，主机超时

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5Pd00001aFEWvKAO/qdma-mm-access-issue-with-x4-ddr-interleave-on-v

相关资料

Vivado中TPG模块报Synth 8-439未找到如何解决？Petalinux 2021 升级后摄像头报 no vdma channel found 且 HDMI 无数据如何解决Linux内核如何修改安全寄存器intfpdcci_intfpdmain_ib_aw_b？

相关标签：Versal · QDMA · DDR Interleave · NoC

就这个问题继续问 AI → ← 返回 AMD 社区问答速查