fpga.love
EN App
知识库›AMD 社区问答速查›PJTAG的EMIO引脚约束后生成比特流报严重警告怎么办？

PJTAG的EMIO引脚约束后生成比特流报严重警告怎么办？

封装与引脚约束社区未闭环原帖 7 个回答 · 295 次浏览|器件：PS IP核 / PJTAG / EMIO

一句话结论：需按UG903为PJTAG_TCK创建合适的时钟约束

现象

引脚约束后生成比特流时信息栏出现严重警告

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00007MDwUQSA1/%E6%8A%80%E6%9C%AF%E6%94%AF%E6%8C%81%E6%82%A8%E5

相关资料

DFX动态pblock边界被工具调整导致HDPR-29报错LVDS_25输出端口在布局时报错如何解决XC7Z045FFG900的GTX bank与引脚分配错误

相关标签：PJTAG · EMIO · report_clocks · UG903

就这个问题继续问 AI → ← 返回 AMD 社区问答速查