fpga.love
EN App
知识库›AMD 社区问答速查›如何在pBlock范围内禁止一组BEL?

如何在pBlock范围内禁止一组BEL?

封装与引脚约束社区未闭环原帖 9 个回答 · 596 次浏览|器件:Vivado

一句话结论:PROHIBIT会连带禁止整个slice;改用BEL指定可用但只能指定单一类型

现象

用PROHIBIT约束禁止指定FF BEL后整个slice也被禁止,导致寄存器无法布局

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006iHp5rSAC/prohibit-a-group-of-bels-inside-a-pblock-range

相关资料

DFX动态pblock边界被工具调整导致HDPR-29报错LVDS_25输出端口在布局时报错如何解决XC7Z045FFG900的GTX bank与引脚分配错误

相关标签:pBlock · PROHIBIT · BEL · Vivado

就这个问题继续问 AI → ← 返回 AMD 社区问答速查