fpga.love
EN App
知识库›AMD 社区问答速查›set_false_path 未忽略异步时钟间时序怎么办?

set_false_path 未忽略异步时钟间时序怎么办?

时序与实现已闭环原帖 4 个回答 · 358 次浏览|器件:Vivado / VCU108(错误码:Vivado 12-4739)

一句话结论:调整 create_clock 顺序后问题解决

现象

已设 set_false_path,实现后仍报 CLK_125MHZ_P 到 mmcm_clkout0 的跨时钟建立时间违例

根因

create_clock 约束写在 set_clock_groups 等时序约束之后,导致 get_clocks 找不到对象

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00005raPF7SAM/please-help-im-not-interested-in-interclock-timi

Vivado 报错词典解读

这条帖子的错误码在词典里有独立词条,含现象、根因与可执行步骤:

ERROR: [Vivado 12-4739]
set_false_path 未忽略异步时钟间时序怎么办?

相关资料

ISE 14.7 MAP报错place:543资源未满却无法布局xocc双时钟内核时序不满足导致自动降频失败Spartan-6 LX9 MCB_DDR3_rzq 的 LOC 约束 K7 无效报错

相关标签:set_false_path · set_clock_groups · create_clock · timing_constraints

就这个问题继续问 AI → ← 返回 AMD 社区问答速查