fpga.love

EN App

知识库›AMD 社区问答速查›Kintex-7 中如何将自定义 PLB IP 核连接到 PLB 总线

Kintex-7 中如何将自定义 PLB IP 核连接到 PLB 总线

IP 打包与升级已闭环原帖 9 个回答 · 439 次浏览|器件：Xilinx EDK 14.4 / Kintex-7 XCK7325FFG900

一句话结论：需借助旧器件设计生成 PLBv46 IP 后复制 pcores 到 K7 工程使用

现象

CIP Wizard 仅提供 AXIlite/AXI interconnect/AXI burst 选项，无法创建 PLB 接口外设

根因

帖中未明确

可尝试的处理步骤

创建一个以 PLBv46 接口为目标的设计（目标较旧器件，如 V5）
使用 CIP Wizard 生成 PLBv46 接口的 IP
将 V5 设计的 pcores 复制到 K7 设计的 pcores 文件夹
在 User Repository 中检查该 IP，右键将其添加到设计中

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpZVMSA2/plb-support-in-kintex7-fpga-even-using-axiplb-br

相关资料

Vivado 2022.1 添加 IP 仓库时挂起修改源码后打包IP未反映更改怎么办？Vitis统一IDE 2023.2无法从含自定义IP的XSA构建裸机应用

相关标签：PLB · Kintex-7 · MicroBlaze · CIP

就这个问题继续问 AI → ← 返回 AMD 社区问答速查