封装与引脚约束已闭环原帖 9 个回答 · 351 次浏览|器件：Airtex7 XC7A100T676_2
一句话结论：LVCMOS33 且 Bank 供电 3.3V 时，高电平输出接近 3.3V，低电平接近地。
用户想了解 XC7A100T676_2 的 F17、F18 引脚输出脉冲电压大小，在 ug475 和 pkg 文件中未找到相关信息。
输出实际电压取决于 Bank 16 的 I/O 供电电压、引脚的 IOSTANDARD 设置以及引脚外部负载三个因素。
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00007FSfQFSA1/pin-assignment-of-airtex7-xc7a100t6762
相关标签：pinout · IOSTANDARD · LVCMOS33 · 7Series
就这个问题继续问 AI → ← 返回 AMD 社区问答速查