fpga.love
EN App
知识库›AMD 社区问答速查›Kintex Ultrascale 600MHz时钟引脚如何分配

Kintex Ultrascale 600MHz时钟引脚如何分配

封装与引脚约束已闭环原帖 9 个回答 · 573 次浏览|器件:Kintex Ultrascale / KCU105

一句话结论:输入须用GC等时钟能力引脚,输出可用GPIO;GTH RX不能作时钟

现象

需600MHz LVDS时钟输入输出,输入误接到GTH RX引脚Y2,输出不知用何引脚

根因

时钟输入必须用时钟能力引脚(DBC/QBC/GC);GTH RX是专用引脚仅连GTH接收器,无法路由到fabric作时钟

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006iHwfJSAS/pin-assignment-for-600-mhz-clock-on-kintex-ultra

相关资料

DFX动态pblock边界被工具调整导致HDPR-29报错LVDS_25输出端口在布局时报错如何解决XC7Z045FFG900的GTX bank与引脚分配错误

相关标签:Kintex Ultrascale · KCU105 · clock-capable pin · GTH

就这个问题继续问 AI →

相关问答

← 返回 AMD 社区问答速查