fpga.love

EN App

知识库›AMD 社区问答速查›FSBL升级后PCIe链路训练不稳定

FSBL升级后PCIe链路训练不稳定

FSBL 与启动镜像社区未闭环原帖 9 个回答 · 589 次浏览|器件：Zynq UltraScale+ / NI-PXIe-1062Q / NI-PXIe-8842 / Vivado 2021.2

一句话结论：2019.1 HDF的psu_init.c正常，2021.1及之后XSA版本不稳定，根因未明

现象

PCIE_STATUS中phy_rdy反复开关，pcie_link_up始终不置位

根因

帖中未明确

可尝试的处理步骤

将Vivado、SDK-Vitis、FSBL、ATF、PMUFW、U-boot、Linux从2017.4升级到2021.2
在FSBL中观察PCIE_STATUS(PCIE_ATTRIB)寄存器
对比2017.4/2018.2/2019.1 HDF与2021.1/2022.2 XSA版本的psu_init.c行为

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00007YTbc7SAD/pcie-link-training-unreliable-after-updating-psu

相关资料

FSBL_PPK_FAILURE_ERROR 是什么问题？BootROM执行期间500MHz限制何时可解除？pmu-firmware/fsbl-firmware do_configure 执行错误

相关标签：PCIe · FSBL · psu_init · ZynqMP

就这个问题继续问 AI → ← 返回 AMD 社区问答速查