fpga.love
EN App
知识库›AMD 社区问答速查›PR Pblock 与 XADC 同时钟区如何绘制？

PR Pblock 与 XADC 同时钟区如何绘制？

封装与引脚约束社区未闭环原帖 9 个回答 · 654 次浏览|器件：7-series / Zynq-7000，XADC Wizard v3.3，Vivado

一句话结论：帖中未给出明确解决结论

现象

首次配置后 XADC 寄存器可读，部分重配置后寄存器全为 0

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006yo7RdSAI/partial-reconfiguration-how-do-you-successfully-

相关资料

DFX动态pblock边界被工具调整导致HDPR-29报错LVDS_25输出端口在布局时报错如何解决XC7Z045FFG900的GTX bank与引脚分配错误

相关标签：Partial Reconfiguration · Pblock · XADC · UG909

就这个问题继续问 AI → ← 返回 AMD 社区问答速查