fpga.love

EN App

知识库›AMD 社区问答速查›封装Block Design为IP时文件组缺失且top.v为旧版

封装Block Design为IP时文件组缺失且top.v为旧版

IP 打包与升级社区未闭环原帖 9 个回答 · 358 次浏览|器件：Vivado 2021.1

一句话结论：改用BDC方式效果更好，但添加源时仍漏掉2个xlslice IP，原因未明

现象

封装后的IP缺少新增HDL文件，top.v为旧版本，Block Design提示找不到HDL文件但仿真可运行

根因

帖中未明确

可尝试的处理步骤

使用 tools-create and package new ip - package block design from current project 封装IP
检查 file group 发现文件缺失
尝试改用 Block Design Containers (BDC) 方式

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00006crE1eSAE/package-ip-file-group-misses-files-and-uses-old-

相关资料

Vivado 2022.1 添加 IP 仓库时挂起修改源码后打包IP未反映更改怎么办？Vitis统一IDE 2023.2无法从含自定义IP的XSA构建裸机应用

相关标签：Vivado · IP_Packaging · Block_Design · BDC

就这个问题继续问 AI → ← 返回 AMD 社区问答速查