封装与引脚约束已闭环原帖 9 个回答 · 354 次浏览|器件：Artix 7 / bank 34 HR
一句话结论：降低驱动电流后得到期望电压值
设置IOSTANDARD LVCMOS15后，示波器测得输出1.9Vpp而非期望的1.5Vpp
输出摆幅由Vcco供电决定，1.9Vpp可能是过冲/振铃；降低驱动电流可减小振铃
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00007FSeu0SAD/output-voltage-does-not-seem-correct-for-specifi
相关标签：IOSTANDARD · LVCMOS15 · overshoot · drive_current
就这个问题继续问 AI → ← 返回 AMD 社区问答速查