无DDR的Zynq 7000设计启动问题

Zynq PS 配置社区未闭环原帖 9 个回答 · 830 次浏览|器件：Zynq7010 / FSBL 2021.1 / QSPI Flash

现象

无DDR的Zynq7010从QSPI启动后应用挂起并重启，之后PCAP无法加载bitstream，仅JTAG可编程

根因

帖中未明确

可尝试的处理步骤

• 参考wiki技术提示《Zynq-7000 AP SoC Boot - Booting and Running Without External Memory Tech Tip》获取参考设计
• 在FSBL工程中使用参考文件：main.c、fsbl.h、fsbl_handoff.S、fsbl_hooks.c、fsbl_hooks.h、image_mover.c、image_mover.h、pcap.c、pacap.h、qspi.c、qspi.h、lscript.ld
• 在main.c中注释掉#ifdef XPAR_PS7_DDR_0_S_AXI_BASEADDR/#else/#endif相关行
• 在FSBL编译设置中添加符号DDRLESS_SYSTEM和FSBL_DEBUG_INFO
• 清理并重新编译FSBL，按参考文件中的bif文件生成boot image
• 在JTAG启动模式下烧写QSPI flash，烧写完成后断电重启
• 将启动模式切换为QSPI，查看UART控制台日志

相关资料

相关标签：Zynq-7000 · DDRless · QSPI · FSBL