fpga.love
EN App
知识库›AMD 社区问答速查›UltraScale+ IDELAYCTRL REFCLK频率不匹配如何解决

UltraScale+ IDELAYCTRL REFCLK频率不匹配如何解决

Vivado 报错与许可社区未闭环原帖 9 个回答 · 2.3K 次浏览|器件:Vivado / ZCU102 UltraScale+(错误码:Timing 38-470)

一句话结论:200MHz对UltraScale+ IDELAYCTRL非法,与IP内固定200MHz的IDELAYE3属性冲突,帖中未给出解决办法

现象

IDELAYCTRL refclk 200MHz报脉宽违例,改300MHz后出现Timing 38-470严重警告

根因

UltraScale+的IDELAYCTRL REFCLK最低须300MHz,200MHz非法;而IP内IDELAYE3在TIME模式下REFCLK_FREQUENCY固定为200MHz,两者无法匹配

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006hpYU5SAM/negative-tpws-on-idelayctrl-or-timing-38472-crit

相关资料

route_design报10734信号拥塞未布通怎么办Vivado中传感器demosaic IP无法综合如何解决?Vivado 2020.2 打开 block design 时崩溃如何解决

相关标签:IDELAYCTRL · IDELAYE3 · UltraScale+ · Timing

就这个问题继续问 AI → ← 返回 AMD 社区问答速查