fpga.love
EN App
知识库›AMD 社区问答速查›ZCU104 JESD PHY示例设计时钟引脚如何确定

ZCU104 JESD PHY示例设计时钟引脚如何确定

封装与引脚约束社区未闭环原帖 5 个回答 · 281 次浏览|器件:ZCU104

一句话结论:建议查阅XTP484及ZCU104原理图和xdc文件确定引脚

现象

需要确认JESD PHY示例设计中core_clk_tx_p、core_clk_rx_p、refclk_common_p和drpclk_in对应的封装引脚

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E000071sljJSAQ/need-details-of-the-package-pins-which-can-be-us

相关资料

DFX动态pblock边界被工具调整导致HDPR-29报错LVDS_25输出端口在布局时报错如何解决XC7Z045FFG900的GTX bank与引脚分配错误

相关标签:ZCU104 · JESD PHY · pinout · XTP484

就这个问题继续问 AI → ← 返回 AMD 社区问答速查