fpga.love
EN App
知识库›AMD 社区问答速查›CSU DMA 挂起导致 AES 传输超时如何解决

CSU DMA 挂起导致 AES 传输超时如何解决

DMA 传输已闭环原帖 3 个回答 · 554 次浏览|器件：Zynq UltraScale+ MPSoC / Vitis（错误码：XCsuDma_WaitForDoneTimeout）

一句话结论：改用 Vitis GUI 生成的使用 OCM 的示例后问题消失

现象

CSU DMA 挂起 AES 传输，XSecure_AesEncryptInit 报 XCsuDma_WaitForDoneTimeout，CSUDMA_SRC_STS 中 BUSY=1、RO_OUTSTANDING=1

根因

帖中未明确；提问者改用 Vitis GUI 生成的使用 OCM 而非 TCM 的示例后问题不再出现

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00005ZNnnrSAD/my-zynq-ultrascale-mpsoc-has-lpd-powered-up-and-

相关资料

该问题涉及的器件系列（点进去看同系列其他踩坑记录）：

Zynq UltraScale+ / MPSoC →
Vivado中TPG模块报Synth 8-439未找到如何解决？Petalinux 2021 升级后摄像头报 no vdma channel found 且 HDMI 无数据如何解决Linux内核如何修改安全寄存器intfpdcci_intfpdmain_ib_aw_b？

相关标签：CSU_DMA · ZynqMP · Vitis · AES

就这个问题继续问 AI → ← 返回 AMD 社区问答速查